PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-244585

(43) Date of publication of application: 19.09.1997

(51)Int.CI.

G09G 3/36 1/133 G02F

H03K 3/356

H03K 17/10 H03K 17/687

H03K 19/0185

(21)Application number: 08-046454

(71)Applicant: TOPPAN PRINTING CO LTD

TOSHIBA CORP

(22)Date of filing:

04.03.1996

(72)Inventor: CHIN GIYOUSHIYOU


NANZAKI HIRONORI

TAGUCHI TAKASHI

(54) LEVEL SHIFTER CIRCUIT WITH LATCH FUNCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a level shifter circuit in which the driving capacity is high, smaller number of transistors is used to constitute the circuit and the number of rows is reduced in the layout of the driver ICs of a liquid crystal display device. SOLUTION: When a clock signal ϕ is '1' (an inverted clock signal *ϕis '0', the digital signals of a voltage VH system, which are made by inverting the digital signals of a voltage VL (for example, 3 volts) system being inputted to the gate of an Nch field effect transistor(FET) 1, are inputted to a three state inverter 10a and the inverter 10a inverts and outputs the inputted signals. Moreover, when the signal ϕ is '0', the inverter 10a is put in a high impedance state and the signals ϕ keep the output state the same as the state immediately before the signal ϕ becomes '0' by the loop which is formed by an inverter 20 and a three state inverter 10b.



LEGAL STATUS

[Date of request for examination]

13.03.1996

[Date of sending the examiner's decision of

22.06.1999

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-244585

(43)公開日 平成9年(1997)9月19日


(51) Int.Cl. ⁸		識別記号	庁内整理番号	F	τ				技術表示箇所		
G09G	3/36	mach.thm . 1	711.4105五班 · 7		9 G	3/36			1人114人7、四//		
	•	5.5.0						550			
G02F	1/133	5 5 0			2 F	1/133		550			
H03K	3/356			нυ	3 K	17/10		_			
	17/10					3/356		D			
	17/687					17/687		F			
			審查請求	:有	育汉	R項の数7	OL	(全 15 頁)	最終頁に続く		
(21)出顧番号	}	特顧平8-46454		(71)	出顧	凸版印	剧株式		2. 6		
(22)出顧日		平成8年(1996) 3月4日						台東区台東1丁目5番1号			
				(71)	出願						
							社東芝				
				4				市幸区堀川町	72番地		
				(72)	発明						
								台東1丁目5	番1号 凸版印		
							会社内				
				(72)	発明	者 南崎	浩徳				
						神奈川	県川崎	市幸区堀川町	580番の15 株		
						式会社	東芝半	導体システム	技術センター内		
				(74)	代理	人 弁理士	志賀	正武(外	2名)		
									最終頁に続く		

(54) 【発明の名称】 ラッチ機能付きレベルシフタ回路

(57)【要約】

【課題】 ドライブ能力が高く、かつ、より少ないトランジスタで構成することができるばかりでなく、液晶表示装置のドライバICのレイアウトにおいてローの数を削減することができるラッチ機能付きレベルシフタ回路を提供すること。

【解決手段】 クロック信号のが「1」(反転クロック信号*のが「0」)の時3ステートインバータ10aには、NchFET1のゲートに入力される電圧VL系のデジタル信号を反転した、電圧VH系のデジタル信号が入力され、3ステートインバータ10aは、入力された信号をさらに反転して出力する。また、クロック信号のが「0」になると、3ステートインバータ10aはハイインピーダンス状態となり、インバータ10aはハイインピーダンス状態となり、インバータ20と3ステートインバータ10bとにより形成されるループによってクロック信号のが「0」になる直前の出力状態を保持する。



【特許請求の範囲】

【請求項1】 2値デジタル信号である制御信号が入力 され、該制御信号がハイレベルの時、外部から入力され る第1レベルのデジタル信号を該第1レベルよりも高い レベルである第2レベルのデジタル信号に変換して出力 するレベル変換手段と、

前記制御信号が入力され、該制御信号がハイレベルの 時、前記レベル変換手段から出力される第2レベルのデ ジタル信号の論理を反転して外部へ出力する第1の論理

前記第1の論理反転手段から出力される第2レベルのデ ジタル信号を反転する第2の論理反転手段と、

前記制御信号が入力され、該制御信号がローレベルの 時、前記第2の論理反転手段から出力される第2レベル のデジタル信号を前記第1の論理反転手段の出力へ出力 する第3の論理反転手段とからなることを特徴とするラ ッチ機能付きレベルシフタ回路。

【請求項2】 前記レベル変換手段は、

前記制御信号が入力されるゲートと接地されたソースを 有する第1のNチャネル電界効果トランジスタと、

前記第1のNチャネル電界効果トランジスタのドレイン と接続されたソースと前記第1レベルのデジタル信号が 入力されるゲートを有する第2のNチャネル電界効果ト ランジスタと、

前記第2のNチャネル電界効果トランジスタのドレイン と接続されたドレインと接地されたゲートと前記第2レ ベルのデジタル信号のハイレベルと同電圧値が印加され たソースとを有するPチャネル電界効果トランジスタと からなり、前記第2のNチャネル電界効果トランジスタ のドレインと前記Pチャネル電界効果トランジスタのド 30 レインとの接続点が前記第1の論理反転手段の入力に接 続され、かつ、前記第1, 第2のNチャネル電界効果ト ランジスタおよびPチャネルFETがオンになった時の 前記接続点における電圧が、

 $VA = VH \{ (RNI+RN2) / (RP+RNI+RN2) \} <$ V th

(但し、VA は前記第1, 第2のNチャネル電界効果ト ランジスタおよびPチャネルFETがオンになった時の 前記接続点における電圧、VH は第2 レベルのデジタル 信号のハイレベルの電圧、RMは第1のNチャネル電界 効果トランジスタのオン抵抗、RN2は第2のNチャネル 電界効果トランジスタのオン抵抗、RP はPチャネルF ETのオン抵抗、V thは前記第1の論理反転手段の入力 しきい値電圧) なる条件を満たすことを特徴とする請求 項1記載のラッチ機能付きレベルシフタ回路。

【請求項3】 前記レベル変換手段は、

前記制御信号が入力されるゲートと接地されたソースを 有する第1のNチャネル電界効果トランジスタと、

前記第1のNチャネル電界効果トランジスタのドレイン

入力されるゲートを有する第2のNチャネル電界効果ト ランジスタと、

前記第2のNチャネル電界効果トランジスタのドレイン と接続されたドレインと前記制御信号が入力されたゲー トと前記第2レベルのデジタル信号のハイレベルと同電 圧値が印加されたソースとを有するPチャネル電界効果 トランジスタとからなり、前記第2のNチャネル電界効 果トランジスタのドレインと前記Pチャネル電界効果ト ランジスタのドレインとの接続点が前記第1の論理反転 手段の入力に接続されていることを特徴とする請求項1 記載のラッチ機能付きレベルシフタ回路。

【請求項4】 前記第1の論理反転手段の出力と接続さ れたゲートと前記第2レベルのデジタル信号のハイレベ ルと同電圧値が印加されたソースと前記第1の論理反転 手段の入力と接続されたドレインとを有するPチャネル 電界効果トランジスタを具備することを特徴とする請求 項3記載のラッチ機能付きレベルシフタ回路。

【請求項5】 前記第2のNチャネル電界効果トラン ジスタの代わりに、複数の前記第1レベルのデジタル信 20 号が入力され、該複数の第1レベルのデジタル信号の状 態が所定の条件を満たした時にオンとなる論理回路を具 備することを特徴とする請求項2ないし4のうちいずれ か1項記載のラッチ機能付きレベルシフタ回路。

前記論理回路は、第3,第4のNチャ 【請求項6】 ネル電界トランジスタからなり、該第3のNチャネル電 界トランジスタのソースと該第4のNチャネル電界トラ ンジスタのドレインが接続され、該第3, 第4のNチャ ネル電界トランジスタの各ゲートに入力される2つの第 1のレベルのデジタル信号が共にハイレベルの時オンと なることを特徴とする請求項5記載のラッチ機能付きレ ベルシフタ回路。

第1レベルの3ビットのデジタルデー 【請求項7】 タをデコードし、該デコード結果を第1レベルよりも高 いレベルである第2レベルのデジタル信号に変換して出 力すると共に外部から入力される制御信号によって、該 デコード結果を保持するデコーダであって、該デコーダ

請求項2記銭のラッチ機能付きレベルシフタ回路と、 第1ないし第4の請求項6記戯のラッチ機能付きレベル 40 シフタ回路と、

1つの入力端と2つの出力端を有し、前記請求項2記載 のラッチ機能付きレベルシフタ回路から出力される第2 レベルのデジタル信号に基づいて、前記1つの入力端に 入力された信号を2つの出力端のうちのいずれか1つか ら出力する切換手段であって、前記第1ないし第4の請 求項6記載のラッチ機能付きレベルシフタ回路の各々に 対応して設けられる第1ないし第4の切換手段とからな

前記請求項2記載のラッチ機能付きレベルシフタ回路の と接続されたソースと前記第 1 レベルのデジタル信号が 50 第 2 の N チャネル電界 トランジスタのゲートには、前記

3ピットのデジタルデータの最下位ピットが入力され、 前記第1の請求項6記載のラッチ機能付きレベルシフタ 回路の第3, 第4のNチャネル電界トランジスタの各ゲ ートには前記3ビットのデジタルデータの第2ビットの 反転信号と、最上位ビットの反転信号が入力され、

前記第2の請求項6記載のラッチ機能付きレベルシフタ 回路の第3、第4のNチャネル電界トランジスタの各ゲ ートには前記3ビットのデジタルデータの第2ビットの 信号と、最上位ビットの反転信号が入力され、

前記第3の請求項6記載のラッチ機能付きレベルシフタ 回路の第3,第4のNチャネル電界トランジスタの各ゲ ートには前記3ビットのデジタルデータの第2ビットの 反転信号と、最上位ビットの信号が入力され、

前記第4の請求項6記載のラッチ機能付きレベルシフタ 回路の第3, 第4のNチャネル電界トランジスタの各ゲ ートには前記3ビットのデジタルデータの第2ビットの 信号と、最上位ビットの信号が入力されていることを特 徴とするデコーダ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、液晶表示装置の TFT (thin film transistor) 駆動用ドライバICに 用いて好適なラッチ機能付きレベルシフタ回路に関す る。

[0002]

【従来の技術】従来より、液晶表示装置の駆動方式とし てTFT駆動方式がある。TFT駆動方式は階調表示の 品質が髙く、画面の明るさやコントラストが優れ、表示 画質が高いという特徴を有している。また、応答速度が 速い、視野角が広いといった画質以外の性能面において も優れている。このTFT駆動方式の原理を、図10を 参照して説明する。この図において、50は薄膜トラン ジスタであり、外部からソース線51を通して電圧が入 力され、ゲート線52に電圧が印加された時、ソース線 51に入力された電圧を液晶層53に印加する。これに より液晶層53の液晶分子は角度を変え、バックライト 等からの光を通過させる。また階調表示は、ソース線5 1に入力する電圧を変化させ、液晶層53の液晶分子の 角度を制御することにより行われる。

【0003】一般に、液晶ディスプレイは図10に示す 40 回路をマトリクス状に多数(例えばVGA (video grap hics array) の場合、640×480個) 配置すること によって構成されている。このような液晶ディスプレイ においては、TFT駆動用のドライバIC(以下、単に ドライバ I Cという)を用いて各行の薄膜トランジスタ に各々画像データに基づく電圧を印加し、1行毎に順次 薄膜トランジスタをONして行くことにより、画像の表 示を行っている。

【0004】上述したドライバICには、従来、外部か

液晶ディスプレイの各薄膜トランジスタに電圧を印加す るドライバ部等の回路が含まれている。そして、データ ラッチ部においては、低消費電力化を図るために駆動電 圧を従来の5 Vから3 Vに低下させた他のデジタル I C に合わせるため、駆動電圧を3 Vにしている。また、ド ライバ部においては、液晶表示装置の応答特性を向上さ せるため、すなわち、どく短時間で液晶分子の角度を変

化させるために、より高い電圧が必要となり、このため 駆動電圧は従来通り5Vの電圧が用いられている。この ように、ドライバICには1つのIC内に異なる電圧で 駆動する回路が混在するため、データラッチ部から出力 される3V系の信号を5V系の信号に昇圧するレベルシ フト部が設けられている。

【0005】ととで、図11に従来のデータラッチ部と レベルシフト部の回路構成を示す。この図において、6 0はデータラッチ部であり、70はレベルシフト部であ る。また、データラッチ部60は、各々Pチャネルまた はNチャネル電界効果トランジスタ(以下、それぞれP chFET、NchFETという) によって構成される 回路61a, 61bおよび回路62からなっている。回 **路61aは直列に接続されたPchFET611,61** 2とNchFET613, 614からなり、PchFE T611のソースには3Vの電圧が印加され、NchF ET614のソースは接地されている。

【0006】そして、NchFET614のゲートには 3 Vの電圧で「1」を表し、接地電位で「0」を表すデ ジタル信号(以下、3 V系のデジタル信号という)であ るクロック信号φが入力されている。また、PchFE T611のゲートには上記クロック信号のを反転した反 転クロック信号**φ(3V系)が入力されている。さら に、PchFET612とNchFET613のゲート には、外部からデジタルデータのビット信号D(3V 系) が入力され、また、PchFET612のドレイン とNchFET613ドレインの接続点イは、回路62 のPchFET621とNchFET622のゲートお よびレベルシフト部70のNchFET702のゲート にそれぞれ接続されている。

【0007】回路62は、直列に接続されたPchFE T621とNchFET622からなり、PchFET 621のソースには3Vの電圧が印加され、NchFE T622のソースは接地されている。また、PchFE T621のドレインとNchFET622のドレインの 接続点ハは、回路61bのPchFET612およびN chFET613のゲートと、レベルシフト部70のN chFET701のゲートにそれぞれ接続されている。 【0008】回路61bは、回路61aと同一の構成を 有するが、クロック信号のはPchFET611のゲー トに入力され、反転クロック信号*のはNchFET6 ら入力される階調制御用のデジタルデータを保持するデ 50 14のゲートに入力されている。また、PchFET6

ータラッチ部と、入力されたデジタルデータに基づいて

12のドレインとNchFET613のドレインとの接 続点ロは回路62のPchFET621およびNchF ET622のゲートに接続されている。

【0009】ととで、上述した回路61aは、例えばク ロック信号ゆが「〇」、すなわち、反転クロック信号* φが「1」の時、PchFET611とNchFET6 14は共にOFFになり、出力はハイインピーダンス状 態となる。一方、クロック信号 φが「1」、すなわち、 反転クロック信号*φが「O」の時、PchFET61 1とNchFET614は共にONになり、この状態で 10 PchFET612とNchFET613のゲートに 「0」が入力されるとPchFET612がON、Nc hFET613がOFFとなって、回路61aからは電 圧3V、すなわち3V系のデジタル信号の「1」が出力 される。また、PchFET612とNchFET61 3のゲートに「1」が入力されるとPchFET612 がOFF、NchFET613がONとなって、回路6 1 a からは接地電位、すなわち 3 V 系のデジタル信号の 「0」が出力される。

【0010】このように、回路61aは、クロック信号 φが「1」の時はインバータとして機能し、「0」の時 はその出力がハイインピーダンス状態となる一種の3ス テートインバータと言える。また、これと同様に回路6 1 b はクロック信号が「0」の時はインバータとして機 能し、「1」の時はその出力がハイインピーダンス状態 となる3ステートインバータと言える。そして、回路6 2はPchFET621およびNchFET622のゲ ートに「1」が入力されるとPchFET621がOF F、NchFET622がONとなって、回路61aか ら接地電位すなわち「0」が出力される。また、「0」 が入力されるとPchFET621がON、NchFE T622がOFFとなって、回路61aからは電圧3V すなわち「1」が出力される。したがって、回路62は インバータとして機能する。

【0011】一方、レベルシフト部70は、NchFE T701, 702およびPchFET703, 704に より構成されている。PchFET703、704のソ ースにはそれぞれ5 Vの電圧が印加され、NchFET 701,702のソースは各々接地されている。そし て、NchFET701とPchFET703のドレイ ン同士は接続され、その接続点はPchFET704の ゲートとも接続されている。また、NchFET702 とPchFET704のドレイン同士も接続され、その 接続点はPchFET703のゲートと接続されてい る。さらにNchFET702のドレインとPchFE T704のドレインの接続点は、図示せぬドライバ部に 接続されている。

【0012】上述した図11の回路における動作は、ま ず、データラッチ部60において、クロック信号のが

bの出力はハイインピーダンス状態になり、これに対 し、回路61aは可動状態になって、外部から入力され るデジタル信号Dを反転してその信号*Dをレベルシフ ト部70のNchFET702のゲートと回路62に出 力する。また、回路62は反転されたデジタル信号*D をさらに反転してレベルシフト部70のNchFET7 01のゲートに出力する。

【0013】例えば回路61aに入力されたデジタル信 号Dが「1」であった場合、レベルシフト部70のNc hFET702のゲートには「0」が、また、NchF ET701のゲートには「1」が入力される。これによ り、NchFET701がON、また、NchFET7 02がOFFになるので、PchFET704はONと なって、図示せぬドライバ部に対して5V系のデジタル 信号の「1」(電圧5V)が出力される。

【0014】一方、デジタル信号Dが「0」であった場 合、レベルシフト部70のNchFET702のゲート には「1」が、また、NchFET701のゲートには 「0」が入力される。これにより、NchFET701 がOFF、NchFET702がONとなり、PchF ET703がONとなってPchFET704のゲート に「1」を出力する。したがって、PchFET704 はOFFになり、また、この時NchFET702はO Nになっているので、図示せぬドライバ部に対して5 V 系のデジタル信号の「0」(接地電位)が出力される。 【0015】次にクロック信号のが「0」、反転クロッ ク信号*

が「1」になると、回路61aの出力がハイ インピーダンス状態になり、回路61bが可動状態にな るので、上述した回路61aから出力された信号は、回 路61 bと回路62とにより形成されるループによって 保持され、これにより、レベルシフト部70から出力さ れていた電圧も、次にクロック信号φが「1」、反転ク ロック信号*ゆが「0」になるまで保持される。このよ うに、図11の回路は、外部から入力される3V系のデ ジタル信号を5 V系のデジタル信号に昇圧すると共に、 クロック信号のに従って出力状態を保持する。

【0016】ととで、上述したドライバICを例えばC -MOS (complementary metal oxide semiconducto r) により実際にIC化する場合、そのICチップのレ イアウトは、図12に示すように、3 Vの電圧によって 駆動する回路を一列に配した回路列(以下、3V系のロ ーという)80と、5Vの電圧によって駆動する回路を 一列に配した回路列(以下、5V系のローという)90 の2種類のローが必要になる。一例として、この図にお いて各ローの幅は約80μmの長さを有し、各ローは約 40μmの間隔をもって形成されるものとする。

【0017】図13は上述したローの詳細なレイアウト を示すもので、この図では3 V系のローにおける図11 のデータラッチ部60の回路62のレイアウトを示して 「1」、反転クロック信号*のが「0」の時、回路6 1 50 いる。この図において、8 1 は 3 V の電源ラインであ

り、82はPchFET (図11のPchFET621 に相当)、83はNchFET (図11のNchFET622に相当)、84は回路62の入力ライン、85は回路62の出力ライン、86は接地ラインを示している。また、電源ライン81と接地ライン86は、図13中、左右方向に延伸しており、その電源ライン81と接地ライン86の間に図11のデータラッチ部60の他の回路も形成されている。

【0018】そして、上述した各回路が形成されたIC チップは、リードフレーム上に搭載後、樹脂封止されて、あるいはTABテープ上に搭載されて、あるいは直接液晶表示装置のガラス板上に搭載されて、ドライバICとして用いられる。また、図14に示すように、一般にドライバIC95は、液晶表示装置本体100の額縁部分(同図中斜線部)において、同図中、X方向に一列に実装されている。

[0019]

【発明が解決しようとする課題】ところで、今日、液晶表示装置本体の小型化は、ノート型パーソナルコンピュータに代表される携帯用電子機器において強く望まれる 20所であり、この要望に応えるには、図14に示す液晶表示装置本体100の額縁部分のY方向の長さをできるだけ短くし、また、ドライバIC95を液晶表示部分110の幅(X方向の長さ)を大きく越えることなく配置することにより、液晶表示装置本体100の額縁部分の幅をできるだけ狭くする必要がある。

【0020】特に、額縁部分のY方向の長さを短くするには、ドライバICのチップおいてY方向に対応する寸法をできるだけ短くしなければならず、このため、図15に示すように、ドライバICのICチップ96の形状を横長の長方形として、前述したロー80、90をICチップ96の短手方向に並べるようにレイアウトし、また、ICチップ96の長手方向が図14のX方向となるように、ドライバIC95を液晶表示装置本体100の額縁部分に実装させている。

【0021】したがって、ICチップ96の短手方向に形成するローの数を少なくすることにより、液晶表示装置本体100の額縁部分のY方向を短くすることができるが、例えば図12に示すようなレイアウトでは必然的に額縁部分のY方向の長さが長くなってしまう。さらに、ICチップを小型化するには1つの回路になるべく多くの機能を持たせること、ICチップに形成するトランジスタの数を減らすことが肝要となり、特にトランジスタ数の削減は、製造工程の簡略化、歩留まりの向上、低消費電力化等、液晶表示装置本体の小型化以外の効果も期待できる。また、図11に示すレベルシフト部70は、その回路構成上、出力インピーダンスが高くなってしまい、次段の回路に対する駆動能力が低くなってしまっていた。

【0022】との発明は、このような事情に鑑みてなさ 50 ETのオン抵抗、Vthは前記第1の論理反転手段の入力

れたものであり、ドライブ能力が髙く、かつ、より少な いトランジスタで構成することができるばかりでなく、

液晶表示装置のドライバICのレイアウトにおいてローの数を削減することができるラッチ機能付きレベルシフタ回路を提供することを目的としている。

[0023]

【課題を解決するための手段】請求項1記載の発明は、 2値デジタル信号である制御信号が入力され、該制御信 号がハイレベルの時、外部から入力される第1レベルの 10 デジタル信号を該第1レベルよりも高いレベルである第 2 レベルのデジタル信号に変換して出力するレベル変換 手段と、前記制御信号が入力され、該制御信号がハイレ ベルの時、前記レベル変換手段から出力される第2レベ ルのデジタル信号の論理を反転して外部へ出力する第1 の論理反転手段と、前記第1の論理反転手段から出力さ れる第2レベルのデジタル信号を反転する第2の論理反 転手段と、前記制御信号が入力され、該制御信号がロー レベルの時、前記第2の論理反転手段から出力される第 2レベルのデジタル信号を前記第1の論理反転手段の出 力へ出力する第3の論理反転手段とからなることを特徴 とするラッチ機能付きレベルシフタ回路である。なお、 上述したレベル変換手段、第1の論理反転手段、およ び、第3の論理変換手段の動作と、制御信号のレベル (ローレベルまたはハイレベル) との対応は反転させて も良い。

【0024】請求項2記載の発明は、前記レベル変換手 段は、前記制御信号が入力されるゲートと接地されたソ ースを有する第1のNチャネル電界効果トランジスタ と、前記第1のNチャネル電界効果トランジスタのドレ インと接続されたソースと前記第1レベルのデジタル信 号が入力されるゲートを有する第2のNチャネル電界効 果トランジスタと、前記第2のNチャネル電界効果トラ ンジスタのドレインと接続されたドレインと接地された ゲートと前記第2レベルのデジタル信号のハイレベルと 同電圧値が印加されたソースとを有するPチャネル電界 効果トランジスタとからなり、前記第2のNチャネル電 界効果トランジスタのドレインと前記Pチャネル電界効 果トランジスタのドレインとの接続点が前記第1の論理 反転手段の入力に接続され、かつ、前記第1,第2のN 40 チャネル電界効果トランジスタおよびPチャネルFET がオンになった時の前記接続点における電圧が、

 $VA = VH \{ (RN1+RN2) / (RP+RN1+RN2) \} < Vth$

(但し、VAは前記第1,第2のNチャネル電界効果トランジスタおよびPチャネルFETがオンになった時の前記接続点における電圧、VHは第2レベルのデジタル信号のハイレベルの電圧、RNIは第1のNチャネル電界効果トランジスタのオン抵抗、RNIは第2のNチャネル電界効果トランジスタのオン抵抗、RPはPチャネルFETのオン抵抗、Vthは前記第1の論理反転手段の入力

しきい値電圧)なる条件を満たすことを特徴とする請求 項1記載のラッチ機能付きレベルシフタ回路である。

【0025】請求項3記載の発明は、請求項1記載のラ ッチ機能付きレベルシフタ回路において、前記レベル変 換手段は、前記制御信号が入力されるゲートと接地され たソースを有する第1のNチャネル電界効果トランジス タと、前記第1のNチャネル電界効果トランジスタのド レインと接続されたソースと前記第1レベルのデジタル 信号が入力されるゲートを有する第2のNチャネル電界 効果トランジスタと、前記第2のNチャネル電界効果ト ランジスタのドレインと接続されたドレインと前記制御 信号が入力されたゲートと前記第2レベルのデジタル信 号のハイレベルと同電圧値が印加されたソースとを有す るPチャネル電界効果トランジスタとからなり、前記第 2のNチャネル電界効果トランジスタのドレインと前記 Pチャネル電界効果トランジスタのドレインとの接続点 が前記第1の論理反転手段の入力に接続されていること を特徴とする。

【0026】請求項4記載の発明は、請求項3記載のラッチ機能付きレベルシフタ回路において、前記第1の論 20 理反転手段の出力と接続されたゲートと前記第2レベルのデジタル信号のハイレベルと同電圧値が印加されたソースと前記第1の論理反転手段の入力と接続されたドレインとを有するPチャネル電界効果トランジスタを具備することを特徴とする。

【0027】請求項5記載の発明は、請求項2ないし4のうちいずれか1項記載のラッチ機能付きレベルシフタ回路において、前記第2のNチャネル電界効果トランジスタの代わりに、複数の前記第1レベルのデジタル信号が入力され、該複数の第1レベルのデジタル信号の状態 30が所定の条件を満たした時にオンとなる論理回路を具備することを特徴とする。

【0028】請求項6記載の発明は、請求項5記載のラッチ機能付きレベルシフタ回路において、前記論理回路は、第3,第4のNチャネル電界トランジスタからなり、該第3のNチャネル電界トランジスタのソースと該第4のNチャネル電界トランジスタのドレインが接続され、該第3,第4のNチャネル電界トランジスタの各ゲートに入力される2つの第1のレベルのデジタル信号が共にハイレベルの時オンとなることを特徴とする。

【0029】請求項7記載の発明によれば、第1レベルの3ビットのデジタルデータをデコードし、酸デコード結果を第1レベルよりも高いレベルである第2レベルのデジタル信号に変換して出力すると共に外部から入力される制御信号によって、該デコード結果を保持するデコーダであって、該デコーダは、請求項2記載のラッチ機能付きレベルシフタ回路と、第1ないし第4の請求項6記載のラッチ機能付きレベルシフタ回路と、1つの入力端と2つの出力端を有し、前記請求項2記載のラッチ機能付きレベルシフタ回路から出力される第2レベルのデ

10

ジタル信号に基づいて、前記1つの入力端に入力された 信号を2つの出力端のうちのいずれか1つから出力する 切換手段であって、前記第1ないし第4の請求項6記載 のラッチ機能付きレベルシフタ回路の各々に対応して設 けられる第1ないし第4の切換手段とからなり、前記請 求項2記載のラッチ機能付きレベルシフタ回路の第2の Nチャネル電界トランジスタのゲートには、前記3ビッ トのデジタルデータの最下位ビットが入力され、前記第 1の請求項6記載のラッチ機能付きレベルシフタ回路の 第3, 第4のNチャネル電界トランジスタの各ゲートに は前記3ビットのデジタルデータの第2ビットの反転信 号と、最上位ピットの反転信号が入力され、前記第2の 請求項6記載のラッチ機能付きレベルシフタ回路の第 3, 第4のNチャネル電界トランジスタの各ゲートには 前記3ビットのデジタルデータの第2ビットの信号と、 最上位ビットの反転信号が入力され、前記第3の請求項 6記載のラッチ機能付きレベルシフタ回路の第3, 第4 のNチャネル電界トランジスタの各ゲートには前記3ビ ットのデジタルデータの第2ビットの反転信号と、最上 位ピットの信号が入力され、前記第4の請求項6記載の ラッチ機能付きレベルシフタ回路の第3, 第4のNチャ ネル電界トランジスタの各ゲートには前記3ビットのデ ジタルデータの第2ビットの信号と、最上位ビットの信 号が入力されているととを特徴とするデコーダである。 [0030]

【発明の実施の形態】以下、図面を参照して、この発明 の一実施形態について説明する。

(第1実施形態)図1に第1実施形態におけるラッチ機能付きレベルシフタ回路を示す。この図において、1、2はNchFETであり、NchFET1のゲートには、外部から入力される第1レベルの電圧VL (例えば3V)系のデジタル信号DLが入力されている。また、NchFET1のソースはNchFET2のドレインに接続され、NchFET2のソースは接地されている。そして、NchFET2のゲートには、電圧VL系のクロック信号のが入力されている。

【0031】3はPchFETであり、そのソースには 電圧VH(例えば5V)が印加されており、ドレインは NchFET1のドレインと接続されている。そして、 PchFET3のゲートは接地されているため、Pch FET3は常時ON状態におかれている。ここで、PchFET3のドレインとNchFET1のドレインの接 続点Aの電位VAが以下の関係を満たすように、Pch FET3のON抵抗RPおよびNchFET1、2のO N抵抗RNが定められている。

ーダであって、該デコーダは、請求項2記載のラッチ機 VA = VH {RN / (RP + RN)} < Vth 能付きレベルシフタ回路と、第1ないし第4の請求項6 ことで、V thは次段の回路が入力されたデジタル信号を記載のラッチ機能付きレベルシフタ回路と、1つの入力 「0」として認識することができる入力しきい値電圧で端と2つの出力端を有し、前記請求項2記載のラッチ機 ある(図2参照)。図2は、このVAとV thの関係を説能付きレベルシフタ回路から出力される第2レベルのデ 50 明するための図であり、説明のために上述の「次段の回

路」FET11~14をインバータ31におきかえ、P chFET3をそのON抵抗RP、NchFET1, 2 をそのON抵抗RN だけで図示したものである。そし て、接続点Aの電位VAは、インバータ31が入力され たデジタル信号を「0」として認識することができる入 力しきい値電圧Vthと上式の関係を満たすようにRP. RN が決定される。

【0032】10a、10bは、それぞれ図11の回路 61aおよび回路61bと同様の構成をとる一種の3ス テートインバータであり、3ステートインバータ10a 10 はクロック信号 φが「0」(反転クロック信号*φが 「1」)の時、出力がハイインピーダンス状態となり、 クロック信号のが「1」(反転クロック信号×のが 「0」)の時、インバータとして機能する。また、3ス テートインバータ10bはクロック信号φが「1」の 時、ハイインピーダンス状態となり、クロック信号のが 「0」の時、インバータとして機能する。但し、各3ス テートインバータのPchFET12およびNchFE T13のゲートには、「1」を電圧VH、「0」を電圧 0 Vによって表す電圧VH 系のデジタル信号が入力さ れ、また、各PchFET11のソースには電圧VHが 印加されており、電圧VH 系のデジタル信号を出力す

【0033】20は図11の回路62と同様の構成をと るインバータであり、PchFET21およびNchF ET22のゲートには3ステートインバータ10aから 出力される電圧VH 系のデジタル信号が入力されてい る。そして、PchFET21のソースには電圧VHが 印加されており、電圧VH 系のデジタル信号を出力す る。また、PchFET3のドレインとNchFET1 のドレインとの接続点Aは、3ステートインバータ10 aの入力 (PchFET12およびNchFET13の ゲート)と接続され、3ステートインバータ10aの出 力(PchFET12のドレインとNchFET13の ドレインの接続点) は外部と接続されると共に、インバ ータ20の入力(PchFET21およびNchFET 22のゲート) に接続されている。

【0034】さらに、インバータ20の出力(PchF ET21のドレインとNchFET22のドレインの接 続点)は3ステートインバータ10bの入力と接続さ れ、3ステートインバータ10bの出力は、3ステート インバータ10aの出力、インバータ20の入力、およ び、外部と接続されている。すなわち、3ステートイン バータ10bとインバータ20は、3ステートインバー タ10aの出力側においてループを形成している。

【0035】次に上述したラッチ機能付きレベルシフタ 回路の動作について説明する。まず、クロック信号のが 「1」(反転クロック信号×φが「0」)の場合、N c hFET2はONとなり、この時、NchFET1のゲ ートに「1」(電圧VL)が入力されると、NchFE 50 「1」の時、入力された電圧VL系のデジタル信号DL

T1はONになって3ステートインバータ10aには前 述した電圧VA が入力される。また、NchFET1の ゲートに「0」(接地電位)が入力されると、NchF ET1はOFFになって3ステートインバータ10aに は電圧VH(電圧VH系のデジタル信号の「1」)が入 力される。とのように、本実施形態のラッチ機能付きレ ベルシフタ回路に入力された電圧VL系のデジタル信号 は、NchFET1、2およびPchFET3により、 電圧VH 系のデジタル信号に昇圧される。したがって、 NchFET1, 2およびPchFET3は、本実施形 態のラッチ機能付きレベルシフタ回路のレベルシフト部 と言える。

【0036】そして、3ステートインパータ10aは、 クロック信号のが「1」、反転クロック信号*のが 「O」であるためインバータとして機能し、電圧VAが 入力された場合は、インバータ20および外部へ電圧V H (電圧VH系のデジタル信号の「1」)を出力し、電 圧VH が入力された場合は接地電位(電圧VH 系のデジ タル信号の「0」)を出力する。また、インバータ20 20 は3ステートインバータ10aから出力された信号を反 転して3ステートインパータ10bへ出力する。こと で、3ステートインバータ10bは、クロック信号φが 「1」、反転クロック信号*

が「0」であるため、そ の出力はハイインピーダンス状態になっており、これに より3ステートインバータ10a,10bから同時に信 号が出力されることはない。

【0037】との状態からクロック信号ゆが「0」(反 転クロック信号*φが「1」)に転じると、NchFE T2はOFFとなり、NchFET1のゲートに入力さ れる電圧VL系のデジタル信号の内容に関わらず、3ス テートインバータ10aには電圧VHが入力される。と とで、3ステートインバータ10aはPchFET11 およびNchFET14がそれぞれOFFになっている ため、その出力はハイインピーダンス状態となり、入力 された電圧VH を反転して出力することはない。

【0038】一方、この時3ステートインバータ10b はインバータとして機能し、クロック信号のが「〇」 (反転クロック信号×φが「1」) に転ずる直前に、イ ンバータ20から出力されていたデジタル信号を反転し 40 て外部とインバータ20へ出力する。これにより、クロ ック信号のが「0」の時は、3ステートインバータ10 bとインバータ20によって形成されるループによって クロック信号のが「0」(反転クロック信号**のが 「1」) に転ずる直前のデジタル信号の状態が保持され る。したがって、3ステートインバータ10a, 10b およびインバータ20は、本実施形態のラッチ機能付き レベルシフタ回路のラッチ部と言える。

【0039】このように、本実施形態におけるラッチ機 能付きレベルシフタ回路においては、クロック信号ゆが

30

を電圧VH系のデジタル信号に昇圧して出力すると共 に、クロック信号 かが「0」に転じた時は、その直前の 出力信号の状態を保持する。

【0040】また、本実施形態におけるラッチ機能付きレベルシフタ回路の電源電圧は、すべて電圧VHであるため、ラッチ部およびレベルシフト部の回路の電源電圧を1つに統合することができる。そして、本実施形態におけるラッチ機能付きレベルシフタ回路の出力インピーダンスは図11に比べて低くなるため、駆動能力が向上することになり、さらに、本実施形態におけるラッチ機10能付きレベルシフタ回路を構成するトランジスタの数は13個であり、図11の回路に比べ3個のトランジスタを削減することができる。

【0041】 [第2実施形態] 図3に第2実施形態にお けるラッチ機能付きレベルシフタ回路を示す。との図に おいて、図1に示すラッチ機能付きレベルシフタ回路の 各部に相当する部分については同一の符号を付し、その 説明を省略する。ことで、3ステートインバータ10 a, 10b およびインバータ20内部の各構成は図中省 略されているが、図1の各部と同様の構成を有してい る。すなわち、図3において、例えば3ステートインバ ータ10aには、実際はクロック信号のおよび反転クロ ック信号*

が共に入力されているが、3ステートイン バータ10 a はクロック信号 φが「1」の時インバータ として機能するので、図中にはクロック信号ののみを記 **載している。また、これと同様の理由で、3ステートイ** ンバータ10bには反転クロック信号**のみを記載し ている。ここで、図3に示すラッチ機能付きレベルシフ タ回路が図1のものと異なる点は、PchFET3のゲ ートにもクロック信号のが入力されている点である。 【0042】以下に本実施形態におけるラッチ機能付き レベルシフタ回路の動作について説明する。まず、クロ ック信号のが「O」の時は、NchFET2がOFF、 PchFET3がONになって、3ステートインバータ 10 a に電圧 V H が入力される。また、との時図中A点 と3ステートインバータ10a間に存在する浮遊容量C に充電が行われる。そして、クロック信号 φが「1」に なると、NchFET2がON、PchFET3がOF Fになる。

【0043】 この時、NchFET1のゲートに「1」が入力された場合はNchFET1はONとなり、浮遊容量Cに充電された電荷がNchFET1、2を通して放電され、3ステートインバータ10aには「0」が入力される。また、NchFET1のゲートに「0」が入力されてNchFET1がOFFになった場合は、浮遊容量Cに充電された電荷が3ステートインバータ10aに印加され、すなわち3ステートインバータ10aには「1」が入力されることになる。

【0044】以後の動作は第1実施形態と同様、クロッ chFET3がONとなって、浮遊容量Cが充電され ク信号 ϕ が「1」の時は、3ステートインパータ 10a 50 る。そして、クロック信号 ϕ が「1」になり、また、N

14

に入力された電圧VH 系のデジタル信号を反転して外部 とインバータ20へ出力する。また、クロック信号のが 「0」に転じると、その直前の出力信号の状態を保持す る。本実施形態のラッチ機能付きレベルシフタ回路によ れば、NchFET2とPchFET3がクロック信号 めに従って交互にON、OFFするので、第1実施形態 のように、NchFET1,2が共にONになった場 合、電流がPchFET3、NchFET1, 2を介し て流れるといったことがなく、これにより、レベルシフ ト部における消費電流を大幅に低減することができる。 また、本実施形態においても、第1実施形態と同様に、 出力インピーダンスを低くすることができるため、次段 の回路に対する駆動能力が向上する。そして、ラッチ機 能付きレベルシフタ回路の電源電圧は、全てVH である ため、ラッチ部およびレベルシフト部の回路の電源電圧 を1つに統合することができ、ローを一系統化するとが できる。さらに、本実施形態におけるラッチ機能付きレ ベルシフタ回路を構成するトランジスタの数は13個で あり、図11の回路に比べ、3個のトランジスタを削減 することができる。

【0045】 (第3実施形態) 図4に第3実施形態におけるラッチ機能付きレベルシフタ回路を示す。この図において、図3に示すラッチ機能付きレベルシフタ回路の各部に相当する部分については同一の符号を付し、その説明を省略する。図4において、図3のラッチ機能付きレベルシフタ回路と異なる点は、PchFET4が追加されている点である。このPchFET4のゲートは3ステートインバータ10a,10bの各出力と接続され、ドレインは3ステートインバータ10aの入力と接続されている。また、ソースには電圧VHが印加されている。

【0046】 CCで、前述した第2実施形態において、クロック信号のが「1」の時、NchFET1のゲートに「0」が入力された場合は、浮遊容量Cに充電された電荷が3ステートインバータ10aに「1」が入力されるとは既に述べたが、その際、何らかの要因で浮遊容量に充電された電荷が放電されてしまうおそれがある。そのような場合、3ステートインバータ10aに「1」を表す正確な電圧(CCでは5V)を供給し続けることができなくなり、正常に動作しない可能性がある。第3実施形態において追加されたPchFET4は、そのような事態を避けるため、3ステートインバータ10aに入力する電圧VH系デジタル信号の「1」の電圧を補償するものである。

【0047】以下、本実施形態におけるラッチ機能付きレベルシフタ回路の動作について説明する。まず、クロック信号ゆが「0」の時、NchFET2がOFF、PchFET3がONとなって、浮遊容量Cが充電される。そして、クロック信号のが「1」になり、また、N

chFET1のゲートに「O」が入力されると、浮遊容 量Cに充電された電荷が3ステートインバータ10aに 印加され、これにより「1」が入力される。この時、3 ステートインバータ10aは、「0」を出力するため、 PchFET4はONとなって、3ステートインバータ 10aに電圧VHが入力される。

【0048】したがって、この時点以降、クロック信号 ゅが「1」で、NchFET1のゲートに「0」が入力 されている間は、PchFET4がON状態に固定さ れ、3ステートインパータ10aの入力には電圧VH系 10 デジタル信号の「1」が安定して入力され続ける。ま た、クロック信号ゆが「0」の場合は3ステートインバ ータ10 b とインバータ2 0 からなるループによってク ロック信号φが「0」になる直前の出力状態を保持す る。このため、何らかの要因により浮遊容量Cの放電経 路が存在したとしても、3ステートインバータ10aは 安定して動作することができる。また、本実施形態にお いても、次段の回路に対する駆動能力が向上する点、ラ ッチ部およびレベルシフト部の回路の電源電圧を1つに 統合することができ、ローを一系統化することができる 20 点、トランジスタ数を削減することができる点は、第 1, 第2実施形態と同様の効果を有している。

【0049】〔第4実施形態〕図5に第4実施形態にお けるラッチ機能付きレベルシフタ回路を示す。との図に おいて、図4に示すラッチ機能付きレベルシフタ回路の 各部に相当する部分については同一の符号を付し、その 説明を省略する。図5において、図4のラッチ機能付き レベルシフタ回路と異なる点は、NchFET1の代わ りに論理回路5が追加されている点である。この論理回 路5には種々の回路が考えられるが、何れにせよ外部よ り入力される電圧VL 系のデジタル信号DL1~DLnの状 態が、論理回路5に付された条件を満たす場合のみ、論 理回路5はONとなる。

【0050】以下、図6ないし図8に上述した論理回路 5の具体的な実施形態を示す。図6は上述した論理回路 5として、入力される電圧VL 系のデジタル信号DL1~ DLnがすべて「1」の時ONとなるように、NchFE T6-1~6-n の互いのドレインとソースを接続した 回路6を用いた形態であり、論理回路6は一種のAND ゲート的な動作をする。

【0051】すなわち、クロック信号のが「1」の時、 NchFET6-1~6-nのゲートにすべて「l」が 入力された場合、3ステートインバータ10aに「0」 が入力され、出力デジタル信号DHは「1」となる。ま た、この時NchFET6-1~6-nのゲートのう ち、いずれか1つでも「0」が入力された場合は、3ス テートインパータ10aには「1」が入力され、出力さ れるデジタル信号DHは「O」となる。さらに、この時 PchFET4のゲートには「O」が入力されるので、 3ステートインバータ10aの入力に電圧VHが印加さ 50 が入力される。これにより、外部に出力される電圧VH

16

れ、電圧VH系デジタル信号の「1」を補償している。 【0052】なお、図6に示したラッチ機能付きレベル シフタ回路は、図7に示すように、第2実施形態のラッ チ機能付きレベルシフタ回路(PchFET4を具備し ないもの)にも適用可能であることは言うまでもない。 【0053】次に前述した論理回路5の他の具体的な実 施形態を図8に示す。との図において、7は4つのNc hFET7-1~7-4 により構成され、エクスクルー シブOR的な動作をする論理回路である。この論理回路 7において、NchFET7-1のソースとNchFE T7-2 のドレイン、および、NchFET7-3 のソ ースとNchFET7-4 のドレインは、それぞれ互い に接続されている。また、NchFET7-1とNch FET7-3のドレイン同士は接続され、PchFET 3のドレインと3ステートインバータ10aの入力に接 続されている。さらに、NchFET7-2 とNchF ET7-4 のソース同士は接続され、NchFET2の ドレインに接続されている。

【0054】そして、NchFET7-1とNchFE T7-3のゲートには、電圧VL系のデジタル信号DLa と、その反転信号*DLaが各々入力され、また、Nch FET7-2とNchFET7-4のゲートには、電圧 VL 系のデジタル信号 DLbと、その反転信号*DLbが各 々入力されている。このような論理回路7において、ク ロック信号φが「1」の時、例えばデジタル信号DLaが 「O」 (* D Laは「1」) 、デジタル信号 D Lbが「1」 (*DLbは「O」) だったとすると、NchFET7-3, 7-4 は共にOFFとなるが、NchFET7-1 , 7-2 が共にONとなる。このため、3ステートイ ンバータ10aには「0」が入力され、外部に出力され る電圧VH 系のデジタル信号DH は「1」となる。 【0055】この状態からクロック信号のが「0」に転 じると、3ステートインバータ10aはハイインピーダ ンス状態となり、また、3ステートインバータ10bは 可動状態となるので、インバータ20および3ステート インバータ10bにより形成されるループによって外部 に出力されるデジタル信号 DH は「1」のまま保持され る。また、デジタル信号DLaが「1」(*DLaは 「O」)、デジタル信号DLbが「O」(*DLbは 「1」) だった場合にも、NchFET7-3, 7-4 が共にON、NchFET7-1, 7-2 が共にOFF となって、上述した動作と同様の動作が行われる。 【0056】一方、クロック信号φが「1」の時、例え ぱデジタル信号 DLaおよび DLbが共に「O」(* DLa、 *DLbは共に「1」)だったとすると、NchFET7 -1はON、NchFET7-2 はOFFとなり、ま た、NchFET7-3はOFF、NchFET7-4 はONとなって、3ステートインバータ10aには浮遊

容量Cに充電された電荷が印加され、すなわち、「1」

系のデジタル信号DH は「O」となる。また、この状態 からクロック信号のが「0」に転じると、3ステートイ ンバータ10aは、ハイインピーダンス状態となり、イ ンバータ20および3ステートインバータ10bにより 形成されるループによって、外部に出力されるデジタル 信号DHは「O」のまま保持される。

【0057】そして、デジタル信号DLaおよびDLbが共 に「1」 (*DLa, *DLbは共に「0」) の時にクロッ ク信号のが「1」(すなわち、反転クロック信号※のは われる。以上をまとめると、電圧VL 系のデジタル信号 DLa, DLbが共に「O」または「1」の時、外部へ出力 される電圧VH 系のデジタル信号DH は「0」となり、 デジタル信号DLaが「O」、DLbが「1」、もしくは、 デジタル信号DLaが「1」、DLbが「0」の時、デジタ ル信号DHは「1」となる。このように、図8のラッチ 機能付きレベルシフタ回路においては、論理回路7によ って、入力される電圧VL 系のデジタル信号 DLa、 DLb のエクスクルーシブオアがとられ、その結果は昇圧さ れ、また、クロック信号のに従って保持される。

【0058】なお、図8のラッチ機能付きレベルシフタ 回路にも、クロック信号のが「1」、かつ、論理回路7 がOFFの状態になった時、3ステートインバータ10 aに入力する電圧VL系のデジタル信号の「1」の状態 を補償する目的で、図6と同様にPchFET4を追加 してもよい。

【0059】このように、本実施形態におけるラッチ機 能付きレベルシフタ回路によれば、簡単な回路の追加に より、図4に示すラッチ機能付きレベルシフタ回路に、 さらに機能を追加することができるので、より少ないト ランジスタにより、多機能なレベルシフタ回路を構成す ることができ、よって、液晶表示装置のドライバICの チップをより小型化することができる。

【0060】 (第5実施形態) 図9に本実施形態の回路 を示す。本実施形態では、上述したラッチ機能付きレベ ルシフタ回路を用い、3入力-8出力のデコーダ回路を 構成した場合について説明する。 図9において、40は 第1実施形態で述べた図1のラッチ機能付きレベルシフ タ回路と同一回路であり、NchFET1のゲートには 電圧VL系の3ピットのデジタルデータの第1ビット (最下位ビット) Do が入力されている。また、Nch FET2のゲートにはクロック信号のが入力されてい

【0061】41a~41dはラッチ機能付きレベルシ フタ回路40とほぼ同様のラッチ機能付きレベルシフタ 回路であるが、NchFET1とNchFET2の間 に、NchFET8が追加されている点が異なってい る。すなわち、NchFET8のドレインはNchFE T1のソースに接続され、NchFET8のソースはN chFET2のドレインに接続されている。ここで、図 50 パータ27a、NchFET28aと同様の接続関係を

9において、ラッチ機能付きレベルシフタ回路41aの み、その内部構成を図示しているが、ラッチ機能付きレ ベルシフタ回路41b~41dについても同様の構成を 有している。

【0062】ラッチ機能付きレベルシフタ回路41aの NchFET1のゲートは、インバータ9bによって反 転された第2ビットDL1の反転信号*DL1が出力されて いる信号ライン32と接続され、NchFET8のゲー トは、インバータ9aにより反転された第3ビット(最 「O」) になった時にも上述した動作と同様の動作が行 10 上位ビット) DL2の反転信号*DL2が出力されている信 号ライン30と接続されている。ラッチ機能付きレベル シフタ回路41bのNchFET1のゲートは、第2ビ ットDL1が出力されている信号ライン33と接続され、 NchFET8のゲートは、信号ライン30と接続され ている。

> 【0063】ラッチ機能付きレベルシフタ回路41cの NchFET1のゲートは、信号ライン33と接続さ れ、NchFET8のゲートは、第3ビットDL2が出力 されている信号ライン31と接続されている。ラッチ機 能付きレベルシフタ回路41dのNchFET1のゲー トは、信号ライン32と接続され、NchFET8のゲ ートは、信号ライン30と接続されている。さらに、ラ ッチ機能付きレベルシフタ回路41a~41dの各Nc hFET2のゲートには、クロック信号のがそれぞれ入

> 【0064】42a~42dは切換回路であり、各々同 一の構成を有しているため切換回路42aのみ、その構 成を図示する。25 a および26 a はそれぞれNchF ETとPchFETであり、NchFET25aのドレ インとPchFET26aのソースは互いに接続され、 ラッチ機能付きレベルシフタ回路41aの3ステートイ ンパータ10aと接続されている。また、NchFET 25aのソースとPchFET26aのドレインも互い に接続され、その接続点alからはデコード信号SHIが 出力される。

【0065】そして、NchFET25aのゲートは、 ラッチ機能付きレベルシフタ回路40のインバータ20 の出力と接続され、PchFET26aのゲートはその 入力がラッチ機能付きレベルシフタ回路40のインバー 40 タ20の出力と接続されたインバータ27aの出力と接 続されている。28aはNchFETであり、そのドレ インはNchFET25aのソースとPchFET26 aのドレインの接続点に接続されている。また、ソース は接地され、ゲートはラッチ機能付きレベルシフタ回路 40の3ステートインバータ10aの出力と接続されて いる。

【0066】また、NchFET25b、PchFET 26b、インパータ27b、NchFET28bも、上 述したNchFET25a、PchFET26a、イン

有しているいるが、以下の点が異なっている。すなわち、NchFET25bのゲートとインパータ27bの入力は、それぞれラッチ機能付きレベルシフタ回路40の3ステートインバータ10aの出力と接続され、NchFET28bのゲートはラッチ機能付きレベルシフタ回路40のインバータ20の出力と接続されている。また、NchFET25bのソースとPchFET26bのドレインの接続点b1からは、デコード信号SH2が出力される。

【0067】さらに図示を略した切換回路42b~42 10 【表1】 dと、ラッチ機能付きレベルシフタ回路40、および、*

*各々対応するラッチ機能付きレベルシフタ回路41b~41dとの接続関係は、上述した切換回路42aと、ラッチ機能付きレベルシフタ回路40および41aとの接続関係と同様の接続関係を有している。ここで、切換回路42aの中の接続点a1,b1に対応する切換回路42b~42dの中の接続点をそれぞれ、a2~a4,b2~b4とすると、接続点a2~a4,b2~b4とすると、接続点a2~a4,b2~b4と、その各接続点から出力されるデコード信号の関係は表1のようになる。

切換回路	接続点	デコード信号			
4 2 b	a ₂	S H3			
420	bг	SH4			
4 2 c	аз	S H5			
420	b 3	S H B			
424	a 4	SH7			
4 2 d	b4	SH8			

【0068】次に、上述した3入力-8出力のデコーダ回路の動作について説明する。まず、電圧VL系の3ビットのデジタルデータが「000」であった場合の動作について説明する。クロック信号ゆが「1」(すなわち、反転クロック信号*ゆが「0」)の時、まず、ラッチ機能付きレベルシフタ回路41aのNchFET1、8のゲートには共に「1」が入力されるので、NchFET1、8は各々ONとなる。また、クロック信号ゆが「1」であるためNchFET2もONとなり、3ステ 30ートインバータ10aには「0」が入力される。

【0069】そして、ラッチ機能付きレベルシフタ回路41aの3ステートインバータ10aは、電圧VH系のデジタル信号の「1」(電圧VH)を切換回路42aのNchFET25aのドレインとPchFET26aのソース、および、NchFET25bのドレインとPchFET26bのソースにそれぞれ出力する。この時、ラッチ機能付きレベルシフタ回路40では、NchFET1に「0」が入力されているためNchFET1はOFFとなり、3ステートインバータ10aには電圧VH系のデジタル信号の「1」が入力される。したがって、ラッチ機能付きレベルシフタ回路40の3ステートインバータ10aは電圧VH系のデジタル信号の「0」を出力し、また、インバータ20は電圧VH系のデジタル信号の「1」を出力する。

【0070】 これにより、切換回路42a~42dのすべてのNchFET25aとPchFET26aは共にONとなり、また、NchFET28aはOFFになる。一方、切換回路42a~42dのすべてのNchFET25bとPchFET26bは共にOFFとなり、

N c h F E T 2 8 b は O N になる。 このため、ラッチ機 能付きレベルシフタ回路41aの3ステートインバータ 10aから出力された電圧 V H 系のデジタル信号の 「1」は、切換回路42aのNchFET25aとPc

hFET26aを通過して外部へ出力される。したがって、デコード信号SHIは電圧VH系のデジタル信号の「1」となる。また、デコード信号SH2はNchFET28bがONになっているため、「0」となる。

【0071】また、他のラッチ機能付きレベルシフタ回路 $41b\sim41$ dにおいては、NchFET1または8 のいずれか一方、もしくは両方がOFFになっているため、各々の3ステートインパータ10 aには「1」が入力されており、これにより各々対応する切換回路 $42b\sim42$ dには「0」が出力される。したがって、デコード信号 $SH3\sim SH8$ は全て「0」となる。

【0072】との状態からクロック信号のが「0」になると、ラッチ機能付きレベルシフタ回路40,41a~41dの各3ステートインバータ10bおよびインバー 40 タ20によって形成されるループによって各々のラッチ機能付きレベルシフタ回路の出力状態が保持され、これにより、デコード信号SH1~SH8もその状態が保持される

【0073】次に、電圧VL系の3ビットのデジタルデータが「001」であった場合の動作について説明する。クロック信号ゆが「1」(すなわち、反転クロック信号*ゆが「0」)の時、まず、ラッチ機能付きレベルシフタ回路41aのNchFET1、8のゲートには共に「1」が入力されるので、NchFET1、8は各々50 ONとなる。また、クロック信号ゆが「1」であるため

NchFET2もONとなり、3ステートインバータ1 0 a には「0」が入力される。

【0074】そして、ラッチ機能付きレベルシフタ回路 41aの3ステートインバータ10aは、電圧VH系の デジタル信号の「1」(電圧VH)を切換回路42aの NchFET25aのドレインとPchFET26aの ソース、および、NchFET25bのドレインとPc hFET26bのソースにそれぞれ出力する。との時、 ラッチ機能付きレベルシフタ回路40では、NchFE T1に「1」が入力されているためNchFET1はO 10 Nとなり、3ステートインパータ10aには「0」が入 力される。したがって、ラッチ機能付きレベルシフタ回 路40の3ステートインバータ10aは電圧VH 系のデ ジタル信号の「1」を出力し、また、インバータ20は 電圧VH 系のデジタル信号の「0」を出力する。

【0075】これにより、切換回路42a~42dのす べてのNchFET25aとPchFET26aは共に OFFとなり、また、NchFET28aはONにな る。一方、すべてのNchFET25bとPchFET 26 bは共にONとなり、NchFET28bはOFF 20 点b1~b4から出力する。 になる。このため、ラッチ機能付きレベルシフタ回路4 1aの3ステートインバータ10aから出力された電圧 VH 系のデジタル信号の「1」は、切換回路42aのN chFET25bとPchFET26bを通過して外部 へ出力される。したがって、デコード信号SH2が電圧V H 系のデジタル信号の「1」となる。また、デコード信×

*号SHIはNchFET28aがONになっているため、 「0」となる。

【0076】この状態からクロック信号のが「0」にな ると、ラッチ機能付きレベルシフタ回路40、41a~ 41 dの各3ステートインパータ10 bおよびインバー タ20によって形成されるループによって各々のラッチ 機能付きレベルシフタ回路の出力状態が保持され、これ により、デコード信号SH1~SH8もその状態が保持され る。

【0077】以下、クロック信号のが「1」の時、3ビ ットのデジタルデータのうち、上位2ビットDL2, DL1 が各々「〇」、「1」であれば、ラッチ機能付きレベル シフタ回路41bから、また、「1」,「0」であれ ば、ラッチ機能付きレベルシフタ回路41cから、さら に、「1」、「1」であれば、ラッチ機能付きレベルシ フタ回路41 dから「1」が出力される。また、それぞ れの場合において、最下位ビットDLOに従って各々対応 するラッチ機能付きレベルシフタ回路から入力される信 号を、各切換回路の接続点al~a4、もしくは、接続

【0078】以上の動作を真理値表にまとめたものを表 2に示す。すなわち、表2はクロック信号ゆが「1」で ある場合に、3ビットのデジタルデータDL2, DL1, D LOの信号に対して、デコード信号SH1~SH8の値がどの ようになるかを示したものである。

【表2】

DL2	DLI	DLO	SEI	S H2	S H3	S U4	S H5	S K6	S #7	S H8
0	0	0	1	0	0	0	٥	0	0	0
٥	٥	1	0	1	0	0	0	٥	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	O	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

この表からもわかるように、本実施形態のデコーダ回路 によれば、入力された電圧VL 系の3ビットのデジタル データを、電圧VH 系のデジタル信号に昇圧してデコー 40 ドすることができ、さらにクロック信号のに従ってその 出力状態を保持する。

[0079]

【発明の効果】以上説明したように、本発明のラッチ機 能付きレベルシフタ回路によれば、レベルシフト部とラ ッチ部は共に1種類の電圧で駆動するため、液晶表示装 置のドライバのIC化に際して、ローを一系統化すると とができ、かつ、従来の同等機能を有する回路よりもF ETの数を少なく構成することができるので、ICチッ プのサイズを大幅に小型化することが可能となる。ま

た、出力インピーダンスを低くすることができるため、 従来の回路と比べて次段の回路に対する駆動能力が向上 する。さらに、構成するトランジスタ数の減少により、 消費電力を低下させることができるばかりでなく、製造 工程の簡略化可能となり、歩留まりを向上させることが できる。

【図面の簡単な説明】

【図1】 との発明の第1実施形態によるラッチ機能付 きレベルシフタ回路の構成を示す電気接続図である。

【図2】 同ラッチ機能付きレベルシフタ回路における レベルシフト部の各FETがONになった時の等価回路 を示す回路図である。

50 【図3】 との発明の第2実施形態によるラッチ機能付

きレベルシフタ回路の構成を示すブロック図である。

【図4】 この発明の第3実施形態によるラッチ機能付きレベルシフタ回路の構成を示すブロック図である。

23

【図5】 この発明の第4実施形態によるラッチ機能付きレベルシフタ回路の構成を示すブロック図である。

【図6】 同ラッチ機能付きレベルシフタ回路の論理回路部分の一具体例を示すブロック図である。

【図7】 同ラッチ機能付きレベルシフタ回路の他の形態を示すブロック図である。

【図8】 同ラッチ機能付きレベルシフタ回路の論理回 10 路部分の他の具体例を示すブロック図である。

【図9】 この発明の第5実施形態による3入力-8出力のデコーダ回路の構成を示すブロック図である。

【図10】 TFT駆動方式の原理を説明するための説明図である。

【図11】 従来のドライバIC内におけるデータラッチ部とレベルシフタ部の回路構成を示す電気接続図であ*

*る。

【図12】 同ドライバICのレイアウトにおけるローの概念を説明するための説明図である。

【図13】 同レイアウトにおけるローの詳細な一レイアウト例を説明するための説明図である。


【図14】 液晶パネルの額縁部分を説明するための説明図である。


【図15】 ICチップ内におけるローのレイアウトを説明するための説明図である。


10 【符号の説明】


1, 2……NchFET、3, 4……PchFET、5 ……論理回路、6-1, 6-2, …, 6-n ……Nch FET、7-1, 7-2, 7-3, 7-4 ……NchF ET、9a, 9b, 27a, 27b……インバータ、2 5a, 25b, 28a, 28b……NchFET、26 a, 26b……PchFET、10a, 10b……3ステートインバータ、20……インバータ


(図1) (図2) (図5)





















【図11】



フロントページの続き

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H O 3 K 19/0185

H 0 3 K 19/00

101D

(72)発明者 田口 隆

神奈川県川崎市幸区堀川町580番の15 株 式会社東芝半導体システム技術センター内